抗干擾設(shè)計的基本任務(wù)是系統(tǒng)或裝置既不因外界電磁干擾影響而誤動作或喪失功能,也不向外界發(fā)送過大的噪聲干擾,以免影響其他系統(tǒng)或裝置正常工作。因此提高系統(tǒng)的抗干擾能力也是該系統(tǒng)設(shè)計的一個重要環(huán)節(jié)。
電路抗干擾設(shè)計原則匯總:
1、電源線的設(shè)計
(1) 選擇合適的電源;
(2) 盡量加寬電源線;
(3) 保證電源線、底線走向和數(shù)據(jù)傳輸方向一致;
(4) 使用抗干擾元器件;
(5) 電源入口添加去耦電容(10~100uf)。
2、地線的設(shè)計
(1) 模擬地和數(shù)字地分開;
(2) 盡量采用單點(diǎn)接地;
(3) 盡量加寬地線;
(4) 將敏感電路連接到穩(wěn)定的接地參考源;
(5) 對pcb板進(jìn)行分區(qū)設(shè)計,把高帶寬的噪聲電路與低頻電路分開;
(6) 盡量減少接地環(huán)路(所有器件接地后回電源地形成的通路叫“地線環(huán)路”)的面積。
3、元器件的配置
(1) 不要有過長的平行信號線;
(2) 保證pcb的時鐘發(fā)生器、晶振和cpu的時鐘輸入端盡量靠近,同時遠(yuǎn)離其他低頻器件;
(3) 元器件應(yīng)圍繞核心器件進(jìn)行配置,盡量減少引線長度;
(4) 對pcb板進(jìn)行分區(qū)布局;
(5) 考慮pcb板在機(jī)箱中的位置和方向;
(6) 縮短高頻元器件之間的引線。
4、去耦電容的配置
(1) 每10個集成電路要增加一片充放電電容(10uf);
(2) 引線式電容用于低頻,貼片式電容用于高頻;
(3) 每個集成芯片要布置一個0.1uf的陶瓷電容;
(4) 對抗噪聲能力弱,關(guān)斷時電源變化大的器件要加高頻去耦電容;